抵抗ネットワーク

拡大
実装面積の大幅縮小
実装効率の向上
チップ抵抗器2個分,4個分又は8個分を同時に装着可能
プルアップ/ダウン用並列8素子あるいは15素子を1パッケージ化(チップ形Rネットワーク)
  • クロスリファレンス

新着情報

回路設計に役立つ情報を配信中

PANASONIC DEVICE NEWS

* ご使用の前にご一読ください。

↑ページトップへ戻る